Σχεδίαση, ανάλυση και μελέτη κυκλωμάτων πρόσθεσης πολλαπλών τελεστών σε τεχνολογία fpga

 
δείτε την πρωτότυπη σελίδα τεκμηρίου
στον ιστότοπο του αποθετηρίου του φορέα για περισσότερες πληροφορίες και για να δείτε όλα τα ψηφιακά αρχεία του τεκμηρίου*
κοινοποιήστε το τεκμήριο




2008 (EL)
Design, analysis and research of multioperand. Addition circuits implemented in fpga
Σχεδίαση, ανάλυση και μελέτη κυκλωμάτων πρόσθεσης πολλαπλών τελεστών σε τεχνολογία fpga

Δήμας, Δημήτριος Αντωνίου

Στην εργασία που ακολουθεί πραγματοποιήθηκε σχεδιασμός, ανάλυση και μελέτη κυκλωμάτων πρόσθεσης πολλαπλών τελεστών. Σχεδιάστηκαν κυκλώματα που προσθέτουν 8, 16, 24 και 32 τελεστές ανεξαρτήτου εύρους, Τα κυκλώματα αποφεύγουν την διάδοση κρατουμένου ώστε η καθυστέρηση τους να είναι ανεξάρτητη από το εύρος των τελεστών. Για τη σχεδίαση χρησιμοποιήθηκαν συγκεκριμένες μονάδες άθροισης, οι οποίες ονομάζονται συμπιεστές και απαριθμητές. Ο σχεδιασμός των κυκλωμάτων έγινε με χρήση της γλώσσας περιγραφής υλικού VHDL.Η υλοποίηση των κυκλωμάτων άθροισης έγινε σε τεχνολογία FPGA. Μελετήθηκε η συμπεριφορά της τεχνολογίας αυτής για διαφορετικούς τρόπους περιγραφής των συμπιεστών και των απαριθμητών και εξετάστηκε πόσο αποδοτικά είναι τα κυκλώματα των αθροιστών σε κάθε περίπτωση. Τέλος έγινε σύγκριση των διαφόρων αρχιτεκτονικών, από την οποία προέκυψαν οι πιο αποδοτικές μέθοδοι σχεδίασης κυκλωμάτων άθροισης πολλαπλών τελεστών για τη συγκεκριμένη τεχνολογία.
In this master thesis there has been a design, analysis and study of multioperand addition circuits. The designed circuits perform addition of 8, 16, 24 and 32 operands independent of the operand range. Also carry propagation is avoided, so that delay is independent of the operand range. Specific addition modules named compressors and counters where used for this purpose. The circuits were designed using VHDL.The addition circuits were implemented with FPGA technology. Different description schemes of compressors and counters were studied, and results about the behaviour and performance of the circuits were drawn. Comparison of the different architectures led to the most efficient design methods of multioperand addition for the FPGA technology.

info:eu-repo/semantics/masterThesis
Postgraduate Thesis / Μεταπτυχιακή Εργασία

(p:2) Απαριθμητές
Multioperand adders
FPGA
(p:q) Counters
Αθροιστές πολλαπλών τελεστών
(p:q) Συμπιεστές
(p:2) Compressors

Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης (EL)
Aristotle University of Thessaloniki (EN)

Ελληνική γλώσσα
Αγγλική γλώσσα

2008
2009-06-21T21:00:00Z


Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης, Σχολή Θετικών Επιστημών, Τμήμα Φυσικής

This record is part of 'IKEE', the Institutional Repository of Aristotle University of Thessaloniki's Library and Information Centre found at http://ikee.lib.auth.gr. Unless otherwise stated above, the record metadata were created by and belong to Aristotle University of Thessaloniki Library, Greece and are made available to the public under Creative Commons Attribution-ShareAlike 4.0 International license (http://creativecommons.org/licenses/by-sa/4.0). Unless otherwise stated in the record, the content and copyright of files and fulltext documents belong to their respective authors. Out-of-copyright content that was digitized, converted, processed, modified, etc by AUTh Library, is made available to the public under Creative Commons Attribution-ShareAlike 4.0 International license (http://creativecommons.org/licenses/by-sa/4.0). You are kindly requested to make a reference to AUTh Library and the URL of the record containing the resource whenever you make use of this material.
info:eu-repo/semantics/openAccess



*Η εύρυθμη και αδιάλειπτη λειτουργία των διαδικτυακών διευθύνσεων των συλλογών (ψηφιακό αρχείο, καρτέλα τεκμηρίου στο αποθετήριο) είναι αποκλειστική ευθύνη των αντίστοιχων Φορέων περιεχομένου.