Υλοποίηση σε VHDL επικοινωνίας μεταξύ δύο FPGA με UART με γενικές και εκπαιδευτικές εφαρμογές

RDF 

 
Το τεκμήριο παρέχεται από τον φορέα :
Τεχνολογικό Εκπαιδευτικό Ίδρυμα (ΤΕΙ) Δυτικής Μακεδονίας
Αποθετήριο :
@νάκτησις
δείτε την καρτέλα τεκμηρίου
μέσα από τον ιστότοπο του αποθετηρίου του φορέα *
κοινοποιήστε το τεκμήριο



Σημασιολογικός εμπλουτισμός/ομογενοποίηση από το EKT

2017 (EL)
Υλοποίηση σε VHDL επικοινωνίας μεταξύ δύο FPGA με UART με γενικές και εκπαιδευτικές εφαρμογές

Δόλλας, Νικόλαος

Η παρούσα διατριβή ασχολείται με το θέμα της επικοινωνίας μεταξύ δύο FPGA μέσω σειριακής θύρας RS-232 και του πρωτοκόλλου UART το οποίο επιτρέπει την ασύγχρονη σειριακή επικοινωνία μεταξύ των δύο FPGA. Η διατριβή θα αποτελείται από τρία μέρη. Στο Α΄ μέρος γίνεται αναφορά σε βασικές έννοιες της μετάδοσης δεδομένων. Περιγράφονται τα πρωτόκολλα της παράλληλης και σειριακής επικοινωνίας. Συγκεκριμένα το πρότυπο RS232 και συνοπτικά κάποια παρεμφερή πρότυπα. Στο Β΄ μέρος γίνεται παρουσίαση της FPGA πλακέτας Spartan 3 XCS3S400 – Starter Board, πάνω στην οποία υλοποιείται το UART και μια παρουσίαση της γλώσσας VHDL. Ακολουθεί ο κώδικας του κυκλώματος και η παρουσίαση αποτελεσμάτων από την υλοποίηση του UART, μαζί με τα σχετικά τεχνικά χαρακτηριστικά και επιδόσεις του κώδικα. Στο Γ΄ μέρος γίνεται παρουσίαση διαφόρων εφαρμογών του κώδικα σε διάφορες εφαρμογές, καθώς και στην εκπαίδευση δείχνοντας μια σειρά δραστηριοτήτων και ασκήσεων. Η επικοινωνία μεταξύ των δύο FPGA θα γίνει μέσω σειριακού πρωτόκολλου επικοινωνίας RS232 με παραμέτρους επικοινωνίας 9600-8 –Ν-1 (9600 bps – 8 data – No Parity – 1 Stop bit).

Thesis
NonPeerReviewed

Γλώσσες προγραμματισμού (Ηλεκτρονικοί Υπολογιστές)
Εκπαίδευση
Τηλεπικοινωνία

Τεχνολογικό Εκπαιδευτικό Ίδρυμα (ΤΕΙ) Δυτικής Μακεδονίας (EL)
TEI of West Macedonia (EN)

2017


cc_by_nc_nd



*Η εύρυθμη και αδιάλειπτη λειτουργία των διαδικτυακών διευθύνσεων των συλλογών (ψηφιακό αρχείο, καρτέλα τεκμηρίου στο αποθετήριο) είναι αποκλειστική ευθύνη των αντίστοιχων Φορέων περιεχομένου.