Σχεδιασμός και υλοποίηση ενός Ανα-Ροή Διαχειριστή ουρών για ένα μεταγωγέα τύπου ATM με χρήση τεχνολογίας FPGA

 
This item is provided by the institution :
University of Crete
Repository :
E-Locus Institutional Repository
see the original item page
in the repository's web site and access all digital files if the item*
share



2002 (EN)
Design and Implementation of a Per-Flow Queue Manager for an ATM Switch using FPGA technology
Σχεδιασμός και υλοποίηση ενός Ανα-Ροή Διαχειριστή ουρών για ένα μεταγωγέα τύπου ATM με χρήση τεχνολογίας FPGA

Καψάλης, Δημήτριος Σ (EL)
Kapsalis, Dimitrios S (EN)

Οι προχωρημένοι Μεταγωγείς και Δρομολογητές στηρίζονται κυρίως στην τεχνολογία Δυναμικής RAM για την παροχή μεγαλου, χαμηλού κόστους χώρου, που είναι απαραίτητος λόγω της εκρηκτικότητας της Διαδικτυακής κίνησης. Ποιότητα Υπηρεσίας (Quality of Service) είναι επίσης επιθυμητή. Κατά συνέπεια η Ανά-Ροή Αποθήκευση σε Ουρές (Per-Flow Queueing) συχνά υλοποιείται. Μελετάμε τον σχεδιασμό ενός Διαχειριστή Ουρών που υποστηρίζει Ανά-Ροή Αποθήκευση σε ουρές χιλιάδες ροών κίνησης τύπου ΑΒR για ένα μεταγωγέα ATM. Ένα μεγάλο ολοκληρωμένο τύπου FPGA χρησιμοποιείται για γρήγορη ανάπτυξη και εκτενείς δοκιμές πάνω στην πλατφόρμα. Προς αποφυγή της χρήσης ολοκληρωμένων μνήμης τύπου SRAM και μείωση της χρήσης pin και συρμάτων, μόνο μία μονάδα μνήμης τύπου SDRAM DIMM χρησιμοποιείται για την αποθήκευση κελιών και τη διατήρηση δεικτών. Προτιμήσαμε τη Δυναμική Παραχώρηση Μνήμης (Dynamic Memory Allocation), προκειμένου να αντιμετωπιστούν οι ροές υψηλής κίνησης. Προπαραχώρηση αποθηκευτικών χώρων (Buffer Preallocation) και Παράκαμψη Λίστας Ελευθέρων χώρων (Free List bypassing) χρησιμοποιήθηκαν για την μείωση των προσπελάσων μνήμης και την αύξηση της αποθηκευτικής διαμεταγωγής. Αυτές οι τεχνικές αποδεικνύονται απαραίτητες για την ικανοποίηση των αναγκών αποθήκευσης του Μεταγωγέα. Χαρακτηριστικά Ελέγχου Ροής τύπου ΑΤΜ (ATM Flow Control), όπως Μαρκάρισμα τυπου EFCI (EFCI Marking) και Μαρκάρισμα RM σχετικού ρυθμού (RM Relative rate marking) παρέχεται για κάθε υποστηριζόμενη ροή. Χρησιμοποιήσαμε το συνθέσιμο υποσύνολο της γλώσσας περιγραφής υλικού Verilog για προσομοίωση και σχεδιασμό της αρχιτεκτονικής, αντί της ALTERA AHDL, για συμβατότητα μεταξύ διαφορετικών πλατφορμών. Το εργαλείο ALTERA MaxPlusII χρησιμοποιήθηκε για σύνθεση και προγραμματισμό της FPGA. Πετύχαμε 35 ΜΗz συχνότητας ρολογιού που μεταφράζεται σε 800 Mbps μέγιστη συνδιασμένη, εισερχόμενη και εξερχόμενη διαμεταγωγή για τον Διαχειριστή Ουρών καθώς και μια πολυπλοκότητα 2500 λογικών στοιχείων FPGA (FPGA Logic Elements) και 2000 SRAM bit για 64 χιλιάδες ροές. (EL)
Advanced Switches and routers rely mostly on Dynamic RAM technology for providing large, low-cost buffer space needed due to the burstiness of Internet traffic. Quality of Service is also desirable, therefore, per flow queueing of traffic is often implemented. We designed and implemented a queue manager that supports per flow queueing of thousands of flows of ABR traffic for an ATM Switch. A large FPGA chip was used for fast development and extensive on-board testing. To avoid SRAM chip usage and lower the pin and trace count, a single SDRAM DIMM is used for storing both cells and pointers. We implemented dynamic memory allocation. Buffer preallocation and free list bypassing were used to reduce memory accesses and increase buffer bandwidth. These techniques proved essential for satisfying the switch buffer requirements. ATM Flow Control features such as EFCI and RM Relative Rate Marking has been provided for each supported flow. We used synthesizable Verilog for simulation and of the architecture instead of ALTERA AHDL, so as to achieve cross-platform compatibility. The ALTERA MaxPlus II tool has been used for synthesis and FPGA programming. We achieved a clock frequency of 35 MHz; this translates to a peak of 800 Mbps of combined incoming and outgoing throughput for the Queue Manager; the queue manager occupies 2500 FPGA Logic Elements and 2000 SRAM bits for 64K flows. (EN)

text

Πανεπιστήμιο Κρήτης (EL)
University of Crete (EN)

2002-03-01
2002-04-12




*Institutions are responsible for keeping their URLs functional (digital file, item page in repository site)