Η εργασία αυτή έχει σα στόχο να απομυθοποιήσει τα χαρακτηριστικά και τις ιδιότητες του "μυθικού" ΙΡ, δηλαδή της τυπικής περίπτωσης ΙΡ, καθώς αυτό περνάει από τις φάσεις υλοποίησης σύγχρονων αυτόματων ροών υλοποίησης κυκλωμάτων. Φανερώνοντας αυτά τα χαρακτηριστικά, οι προγραμματιστές των αυτόματων ροών υλοποίησης και οι ερευνητές θα μπορέσουν να βελτιώσουν τις υπάρχουσες πρακτικές και τους υπάρχοντες αλγορίθμους των αυτόματων ροών υλοποίησης κυκλωμάτων, ενώ οι σχεδιαστές θα μπορέσουν να καταλάβουν τι δυνατότητες έχουν οι αυτόματες ροές σε σχέση με τα κυκλώματα ΙΡ. Συνολικά υλοποιήθηκαν και αναλύθηκαν 7 κυκλώματα ΙΡ ανοιχτού κώδικα, χρησιμοποιώντας δύο ροές αυτόματου σχεδιασμού. Η μία ροή περιλαμβάνει λογική σύνθεση και κατόπιν τοποθέτηση και διασύνδεση, ενώ η δεύτερη περιλαμβάνει λογική σύνθεση με γνώση της φυσικής τοποθέτησης στο πρώτο βήμα και διασύνδεση στο δεύτερο βήμα. Τα πειράματα και οι μετρήσεις έγιναν για δύο βιβλιοθήκες, μία 0.13μm και μία 0.25μm, τόσο για τις τυπικές όσο και για τις χείριστες συνθήκες λειτουργίας. Τα πειράματα ερευνούν τη σχέση ταχύτητας-εμβαδού και τη σχέση κατανάλωσης-ταχύτητητας, δηλαδή πως επηρεάζει η χαλάρωση των χρονικών περιορισμών το εμβαδό και την κατανάλωση ενέργειας. Επίσης ερευνάται η ισορροπία των σταδίων ομοχειρίας, οι κρίσιμες οδοι ως προς την τοποθεσία τους και η επιρροή των ροών στη δομή των πιο κρίσιμων οδών. Επίσης, μελετάται η διαφορά ανάμεσα στα αποτελέσματα μετά από σύνθεση και μετά από τοποθέτηση και διασύνδεση, καθώς και η κατανάλωση ενέργειας του κυκλώματος. Τα χαρακτηριστικά του "μυθικού" ΙΡ είναι ο μέσος όρος των χαρακτηριστικών των κυκλωμάτων που μελετώνται.
(EL)
This work attempts to de-mystify the characteristics and properties of the "mythical" IP block, i.e. an average-case typical IP, as it undergoes through the implementation phases of contemporary EDA flows. By making these characteristics apparent, EDA developers and researchers will be able to enhance current EDA practices and algorithms, whereas designers will be able to clearly understand what the tradeoffs and properties of the implementation process are. A total of 7 IPs, which are in the Open IP domain, have been implemented and analysed using two types of EDA flows, a Synthesis, P&R flow and a Physically Knowledgeable Synthesis, P&R flow. The sets of experiments and measurements have been performed for two technology libraries, a 0.13um and a 0.25um and for both the typical and worst-case technology library corners. The experiments investigate the area-speed and power-speed tradeoff, i.e. what effect the timing constraints have on the area occupation and power consumption of the IP block. For the pipelined design, the pipeline balance is examined. The critical paths are analyzed in terms of their topology on the final layout, of their margin from the most critical path and finally of whether the most critical paths remain critical while they undergo the steps of the flows. Moreover, the post-synthesis versus post-P&R gap is studied. Finally, the origin of the most switching activity is investigated. The characteristics of the "mythical" IP are derived by the average characteristics of the IP blocks that are used as benchmarks.
(EN)
