δείτε την πρωτότυπη σελίδα τεκμηρίου
στον ιστότοπο του αποθετηρίου του φορέα για περισσότερες πληροφορίες και για να δείτε όλα τα ψηφιακά αρχεία του τεκμηρίου*
κοινοποιήστε το τεκμήριο



Pregenerated count-enable counters (EN)

Pekmestzi, KZ (EN)
Thanasouras, N (EN)

N/A (EN)

A technique for implementing counters, with a minimum period equal to the delay of one gate plus the delay of one flip-flop, is described. This technique is based on the concept of the pregenerated count-enable, which is presented first. Then, we apply the concept in the implementation of counters of any length. Finally, we make comparisons between the proposed and conventional design techniques. (EN)

journalArticle

Logic circuits (EN)
Logic gates (EN)
Pregenerated count enable technique (EN)
Pregenerated count enable counters (EN)
State assignment (EN)
Synchronization (EN)
Computational complexity (EN)
Flip flop circuits (EN)

Εθνικό Μετσόβιο Πολυτεχνείο (EL)
National Technical University of Athens (EN)

International Journal of Electronics (EN)

1993


TAYLOR & FRANCIS LTD (EN)



*Η εύρυθμη και αδιάλειπτη λειτουργία των διαδικτυακών διευθύνσεων των συλλογών (ψηφιακό αρχείο, καρτέλα τεκμηρίου στο αποθετήριο) είναι αποκλειστική ευθύνη των αντίστοιχων Φορέων περιεχομένου.