Η ραγδαία ανάπτυξη της τεχνολογίας ψηφιακής πληροφορίας έχει προκαλέσει το ολοένα και αυξανόμενο ενδιαφέρον για την ανάπτυξη της τεχνολογίας απεικόνισης επίπεδης οθόνης (Flat Panel Displays). Στην κατηγορία των επίπεδων οθονών απεικόνισης περιλαμβάνονται και οι οθόνες TFT, που βασίζουν την λειτουργία τους στα τρανζίστορ λεπτών υμενίων (Thin Film Transistor) πολυκρυσταλλικού πυριτίου και χρησιμοποιούνται ευρέως στους προσωπικούς υπολογιστές, στα κινητά τηλέφωνα, στις ψηφιακές κάμερες, στα ψηφιακά επιδιασκόπια και σε πολλές άλλες ηλεκτρονικές συσκευές. Επιπλέον, προβλέπεται ότι τα αμέσως επόμενα χρόνια τα TFTs πολυκρυσταλλικού πυριτίου θα χρησιμοποιηθούν σε εφαρμογές όπως οι οθόνες υγρών κρυστάλλων (LCD) με ολοκληρωμένους οδηγούς και οι μνήμες μεγάλης πυκνότητας SRAM με τρισδιάστατη ολοκλήρωση κυκλωμάτων. Βασική απαίτηση όλων των εφαρμογών είναι οι διατάξεις να έχουν υψηλή απόδοση και αξιόπιστη λειτουργία. Στην παρούσα διδακτορική εργασία μελετήθηκαν τρανζίστορ λεπτών υμενίων ενδογενούς πολυκρυσταλλικού πυριτίου, κατασκευασμένα πάνω σε υπόστρωμα γυαλιού. Αρχικά, εναποτέθηκε το υμένιο άμορφου πυριτίου (α-Si) με την μέθοδο χημικής εναπόθεσης ατμών χαμηλής πίεσης (LPCVD) και στην συνέχεια μετατράπηκε σε πολυκρυσταλλικό πυρίτιο με την τεχνική κρυσταλλοποίησης στερεάς φάσεως (SPC) ή με ανόπτηση με δέσμη excimer laser (ELA) ή με συνδυασμό των δύο αυτών τεχνικών. Τρανζίστορ n- και p-διαύλου, με ευθυγραμμισμένη ή μη ευθυγραμμισμένη πύλη, κατασκευάστηκαν με κλασσικές διαδικασίες μικροηλεκτρονικής από την ιαπωνική βιομηχανική εταιρία SEIKO – EPSON. Η μελέτη των τρανζίστορ έγινε σε σχέση με την αρχιτεκτονική του απαγωγού, την ποιότητα του πολυκρυσταλλικού πυριτίου και τις συνθήκες υδρογόνωσής του. Αρχικά, αναπτύχθηκε μια απλή πειραματική μέθοδος βασιζόμενη στις στατικές χαρακτηριστικές εισόδου στην γραμμική περιοχή λειτουργίας, για προσδιορισμό της συγκέντρωσης των παγίδων διεπιφάνειας και όγκου σε TFTs ευθυγραμμισμένης πύλης. Η ενεργειακή κατανομή των παγίδων διεπιφάνειας βρέθηκε με ανάλυση των χαρακτηριστικών εισόδου στην περιοχή λειτουργίας κάτω από την τάση κατωφλίου. Χρησιμοποιώντας την κατανομή των παγίδων διεπιφάνειας, προσδιορίστηκε η ενεργειακή κατανομή των παγίδων όγκου με προσομοίωση του δυναμικού επιφάνειας σαν συνάρτηση της τάσης πύλης με αναλυτικό θεωρητικό μοντέλο. Βρέθηκε ότι τόσο οι παγίδες όγκου όσο και οι παγίδες διεπιφάνειας αποτελούνται από βαθιές παγίδες σταθερής συγκέντρωσης κοντά στο μέσο του ενεργειακού χάσματος του ημιαγωγού και από παγίδες «ουράς» με εκθετική ενεργειακή κατανομή κοντά στην ακμή της ζώνης αγωγιμότητας ή σθένους. Η λειτουργία του τρανζίστορ καθορίζεται τόσο από τις παγίδες διεπιφάνειας όσο και από τις παγίδες όγκου για τα τρανζίστορ με μεγάλο μέσο μέγεθος κρυσταλλιτών, ενώ για τα τρανζίστορ με μικρό μέσο μέγεθος κρυσταλλιτών μόνο από τις παγίδες διεπιφάνειας.
The evolution of the digital information technology leads to amazingly increasing interesting for the development of the flat panel displays. In recent years, Thin Film Transistor (TFT) flat panel displays, based on the polycrystalline silicon thin film transistors, have been used in a large number of applications such as personal computers, mobile phones, digital cameras and digital projectors. In addition, in the next years it is expected to integrate all of the peripheral driver circuitry directly onto the glass substrate for reducing the displays cost and to find applications in threedimensional VLSI circuits. For such applications, main issues associated with TFTs are their reliability and stability. In the present thesis, polycrystalline silicon TFTs fabricated on fused quartz glasses have been studied. First, amorphous silicon (α-Si) thin films were deposited on quartz glass substrates by low pressure chemical vapor deposition (LPCVD). Then the amorphous films were crystallized by solid phase crystallization method (SPC) or by excimer laser annealing (ELA) or by the combination of the two methods. N- and p-channel self-aligned and offset-gated poly-Si TFTs, fabricated by SEIKO – EPSON using standard CMOS processes of microelectronics. The study of the transistors was performed in relation to the drain architecture, the quality of the polysilicon layer and the hydrogenation’s conditions. First, a simple method to determine the interface and bulk density of states in polycrystalline silicon thin-film transistors is presented. The energy distribution of the interface trap density has been extracted from analysis of the transfer characteristics in the subthreshold region of operation. Using the obtained interface state distribution, the energy distribution of the bulk traps has been determined by fitting the surface potential at each gate voltage with analytical theoretical model. Both interface and bulk traps were found to consist of deep states with constant density near the mid-gap and band-tails with density increasing exponentially with the energy when the trap energy approaches the conduction band-edge. In addition, to the above experimental techniques for characterization of the traps in TFTs, an improved analysis of the low frequency noise in polysilicon selfaligned TFTs is developed to determine the oxide trap density and to characterize the quality of the active polysilicon layer. The analysis is based on the Meyer – Neldel effect for the conductance and the flat-band voltage fluctuations for the origin of noise. From the analysis of the drain current spectral density, the density of the interface states and the slope of the exponential band tail states are determined. The slope of the exponential band tail is directly related to the quality and the degree of disorder of the polysilicon layer.
