Σκοπός της παρούσας διπλωματικής εργασίας είναι η ανάπτυξη και η υλοποίηση εξειδικευμένου υλικού (hardware), για την επίλυση συστημάτων γραμμικών εξισώσεων, κάνοντας χρήση της μεθόδου απαλοιφής Gauss – Jordan.
Η υλοποίηση του συστήματος, πραγματοποιήθηκε κάνοντας χρήση της γλώσσας περιγραφής υλικού Verilog μέσω του λογισμικού σχεδίασης και προγραμματισμού FPGΑ (Field Programmable Gate Array ή συστοιχία προγραμματιζόμενων από το χρήστη πυλών) Quartus Prime της Intel, σε συνεργασία με το εργαλείο προσομοίωσης ModelSim και της αναπτυξιακής πλακέτας DE2-115 της εταιρίας Terasic, η οποία φιλοξενεί ένα ολοκληρωμένο FPGA τύπου Cyclone IV της Intel (τέως Altera).
The purpose of this diploma thesis is to develop and implement specialized hardware, for solving systems of linear equations, using the Gauss - Jordan elimination method.
Implementation of the system was done using the Verilog hardware description language through Intel’s Quartus Prime's Field Programmable Gate Array (FPGA) design software in conjunction with the ModelSim simulation tool and the Terasic DE2- 115 development board, featuring an Intel’s (ex Altera) Cyclone IV FPGA device.
