Development of a soft error vulnerability analysis framework for FPGA devices

 
Το τεκμήριο παρέχεται από τον φορέα :

Αποθετήριο :
Διώνη
δείτε την πρωτότυπη σελίδα τεκμηρίου
στον ιστότοπο του αποθετηρίου του φορέα για περισσότερες πληροφορίες και για να δείτε όλα τα ψηφιακά αρχεία του τεκμηρίου*
κοινοποιήστε το τεκμήριο




2014 (EL)

Development of a soft error vulnerability analysis framework for FPGA devices

Αγιακάτσικας, Δημήτριος Σ.

Ψαράκης, Μιχαήλ

Καθώς το μέγεθος των χαρακτηριστικών των FPGA κινείται επιθετικά στην περιοχή των νανομέτρων, τα μεμονωμένα σφάλματα αναμένονται να γίνουν μείζον ανησυχία για την αξιοπιστία των SRAM FPGA. Λόγω των περιορισμένων πληροφοριών που παρέχουν οι κατασκευαστές των FPGA για την ευπάθεια των FPGA κυκλωμάτων σε παροδικά σφάλματα, η ακαδημαϊκή κοινότητα απαιτεί εργαλεία ανάλυσης των SEU, ώστε να αναπτυχθούν τεχνικές μετρίασης τους. Από την άλλη, πρόσφατα έχουν προταθεί εργαλεία CAD ανοιχτού λογισμικού, όπως το RapidSmith και το Torc που σε αντίθεση με κλασσικά εργαλεία CAD ανοιχτού λογισμικού, υποστηρίζουν πραγματικά FPGA χωρίς όμως να παραβιάζουν τα πνευματικά δικαιώματα των κατασκευαστών. Στην εργασία αυτή παρουσιάζουμε ένα πακέτο εργαλείων ανοιχτού κώδικα για την ανάλυση της ευπάθειας των Xilinx FPGA σε παροδικά σφάλματα. Το προτεινόμενο πακέτο εργαλείων θα επιτρέψει στους ερευνητές να αξιολογούν τους SEU αλγόριθμους αξιοπιστίας και να εκτιμούν την ευπάθεια των κυκλωμάτων σε παροδικά σφάλματα σε πρώιμα στάδια της υλοποίησης τους για τις πιο πρόσφατες αρχιτεκτονικές της Xilιnx. Επίσης έχει αναπτυχθεί ο simulated-annealing αλγόριθμος τοποθέτησης στο περιβάλλον του Rapidsmith, όπου παρείχε μόνο ένα τοποθετητή τυχαίας επιλογής, ώστε να αξιολογηθεί η προτεινόμενη μέθοδος ανάλυσης της ευαισθησίας του κυκλώματος μετά την τοποθέτηση του. Για τη επίδειξη του πακέτου ανάλυσης της ευαισθησίας των κυκλωμάτων έχουν εκτελεστεί μία πλούσια πληθώρα πειραμάτων. Η εργασία συγκρίνει το πόσο προσεκτικά είναι διάφορα εργαλεία packing/mapping (VTR και εργαλεία της Xilinx) και διάφοροι τοποθετητές (simulated annealing και Xilinx τοποθετητές) στα παροδικά σφάλματα. Τα αποτελέσματα της ευαισθησίας από την προτεινόμενη μέθοδο έχουν αξιολογηθεί, συσχετίζοντας τα με τα αποτελέσματα από την αναφορά της ευαισθησίας από την Xilinx.
As the features sizes of the FPGA devices are moving aggressively to the nanometer regime, the single-event upsets (SEUs) are expected to become a major reliability concern for the SRAM-based FPGAs. Given the limited information provided by the FPGA vendors about the susceptibility of the FPGA designs to soft errors, the research community requires SEU analysis tools to accommodate the development and assessment of SEU mitigation approaches. On the other hand, open-source CAD tools, such as RapidSmith and Torc, have been recently proposed that target industrial FPGA architectures without escaping the boundaries of proprietary issues in contrast with the traditional open-source FPGA CAD tools. In this thesis, an open-source framework is presented for the soft error vulnerability analysis of Xilinx FPGA devices. The proposed framework will allow researchers to evaluate their reliability-aware CAD algorithms and estimate the soft error susceptibility of the designs at early stages of the implementation flow for the latest Xilinx architectures. Furthermore the well-known simulated-annealing placement algorithm is implemented in RapidSmith - where a limited random placer is currently supported - in order to evaluate the proposed post-placement sensitivity analysis method. To demonstrate the vulnerability analysis framework, a rich set of experiments is carried out. The thesis compares the soft error awareness of different packing/mapping tools (VTR and Xilinx tools) and different place tools (simulated annealing and Xilinx placers). The proposed method is evaluated by correlating its sensitivity analysis results with the Xilinx sensitivity report.

Master Thesis

Integrated circuits
Field programmable gate arrays -- Design and construction
Adaptive computing systems
System design -- Data processing


Ελληνική γλώσσα

2014-11-24T08:13:06Z


Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές



*Η εύρυθμη και αδιάλειπτη λειτουργία των διαδικτυακών διευθύνσεων των συλλογών (ψηφιακό αρχείο, καρτέλα τεκμηρίου στο αποθετήριο) είναι αποκλειστική ευθύνη των αντίστοιχων Φορέων περιεχομένου.