1. Αρχική σελίδα
  2. Αναζήτηση

An FPGA-based sudoku solver based on simulated annealing methods

Το τεκμήριο παρέχεται από τον φορέα :
Πολυτεχνείο Κρήτης   

Αποθετήριο :
Ιδρυματικό Αποθετήριο Πολυτεχνείου Κρήτης   

δείτε την πρωτότυπη σελίδα τεκμηρίου
στον ιστότοπο του αποθετηρίου του φορέα για περισσότερες πληροφορίες και για να δείτε όλα τα ψηφιακά αρχεία του τεκμηρίου*



An FPGA-based sudoku solver based on simulated annealing methods (EN)
Σωτηριαδης Ευριπιδης (EL)
Μαλακωνακης Παυλος (EL)
Δολλας Αποστολος (EL)
Σμερδης Μιλτιαδης (EL)
Dollas Apostolos (EN)
Malakonakis Pavlos (EN)
Smerdis Miltiadis (EN)
Sotiriadis Evripidis (EN)
other
conferenceItem
2009
The Sudoku simulated annealing solver -SSAS is a probabilistic Sudoku solver. The general design is capable of solving a Sudoku board of order up to fifteen (15 × 15 × 15 × 15). It has been designed and fully implemented on a Xilinx Virtex II Pro - based Digilent XUP board. The solver has a serial-port interface to download problems and upload results to a personal computer, according to the specifications of the relevant competition of the 2009 International Conference on Field Programmable Technology (FPT). The SSAS has solved in actual hardware Sudoku puzzles of up to order 12 within the competition-imposed time limits. (EN)
Field programmable logic arrays,FPGAs,field programmable gate arrays,field programmable logic arrays,fpgas (EN)
International Conference on Field-Programmable Technology (EL)
Αγγλική γλώσσα
Institute of Electrical and Electronics Engineers (EN)
Πολυτεχνείο Κρήτης (EL)
Technical University of Crete (EN)
Πολυτεχνείο Κρήτης
Ιδρυματικό Αποθετήριο Πολυτεχνείου Κρήτης
School of Chemical and Environmental Engineering - Journal Publications



*Η εύρυθμη και αδιάλειπτη λειτουργία των διαδικτυακών διευθύνσεων των συλλογών (ψηφιακό αρχείο, καρτέλα τεκμηρίου στο αποθετήριο) είναι αποκλειστική ευθύνη των αντίστοιχων Φορέων περιεχομένου.