The CMS experiment is being prepared for the Phase-2 era, when the High-Luminosity LHC (HL-LHC) will start its operations delivering more than 7 times the nominal LHC Luminosity. The aim of the CMS upgrade is both to maintain but also improve the detector performance, in order to extend the discovery reach of the detector. The amount and density of data produced by HL-LHC demands new detector systems, replacement of the majority of the on-detector electronics, and complete replacement of the Trigger system. The work of this thesis is part of the CMS Level-1 Trigger upgrade. The first part of the work was devoted to the development of an optical link protocol, operating at 25 Gbps and targeting FPGAs produced by Xilinx. The protocol will be the standard Phase-2 protocol, used by the Level-1 Trigger processors for their internal data exchange. A detailed description of its firmware implementation, as well as results of extended testing are presented. Moreover, the work here includes firmware developments that target the Barrel Muon Trigger Layer-1 subsystem, responsible for the generation of track segments of muons that cross the barrel region of CMS. An ATCA card based on a VU13P FPGA was designed to instrument this system. The design of certain modules of this card, as well as the development of its firmware infrastructure and the slice tests that demonstrated its performance using data from proton-proton collisions are presented in the second part of this thesis.
Το πείραμα CMS προετοιμάζεται για την δεύτερη περίοδο λειτουργίας του (Phase-2), όπου ο επιταχυντής High-Luminosity LHC (HL-LHC) θα ξεκινήσει να λειτουργεί παράγοντας περισσότερο από 7 φορές την ονομαστική φωτεινότητα του LHC. Ο στόχος της αναβάθμισης του CMS αφορά την διατήρηση και βελτίωση της επίδοσης του ανιχνευτή, ώστε να επεκταθεί το πεδίο ανακάλυψης του ανιχνευτή. Ο ποσότητα των δεδομένων που παράγονται από τον HL-LHC απαιτεί νέα ανιχνευτικά συστήματα, αντικατάσταση της πλειοψηφίας των ηλεκτρονικών τους, καθώς και την εξ ολοκλήρου αντικατάσταση του συστήματος Σκανδαλισμού (Trigger). Η δουλειά της παρούσας εργασίας αφορά μέρος της αναβάθμισης του Συστήματος Σκανδαλισμού Επιπέδου-1 του CMS. Το πρώτο μέρος της αφορά την ανάπτυξη ενός οπτικού πρωτοκόλλου για μεταφορά δεδομένων σε ταχύτητες έως 25 Gbps, το οποίο λειτουργεί σε FPGA της εταιρίας Xilinx. Το πρωτόκολλο αυτό έχει καθιερωθεί για την περίοδο του Phase-2, και θα χρησιμοποιηθεί από όλους τους επεξεργαστές του Σκανδαλισμού Επιπέδου-1 για την μεταξύ τους επικοινωνία. Εδώ παρουσιάζεται λεπτομερώς η δομή του, καθώς και αποτελέσματα από ενδελεχείς δοκιμές. Επιπρόσθετα, η εργασία αυτή περιλαμβάνει την ανάπτυξη υλικολογισμικού για τo υποσύστημα Barrel Muon Trigger Layer-1, το οποίο ανιχνεύει Μιόνια στην περιοχή του βαρελιού του CMS. Το υποσύστημα θα στελεχωθεί με μία κάρτα-επεξεργαστή, βασισμένη στο FPGA VU13P. Εδώ περιγράφεται ο σχεδιασμός συγκεκριμένων στοιχείων της κάρτας, η λογική υποδομής της, καθώς και οι δοκιμές που ανέδειξαν την λειτουργία της σε περιβάλλον πραγματικών συγκρούσεων πρωτονίων.
Εθνικό Κέντρο Τεκμηρίωσης και Ηλεκτρονικού Περιεχομένου (ΕΚΤ)
