Η αυξανόμενη ζήτηση για λεπτομερείς πληροφορίες σχετικά με τις ανθρώπινες και γεωφυσικές διεργασίες στη Γη έχει οδηγήσει σε ταχείες εξελίξεις στους δορυφόρους παρατήρησης της Γης που είναι εξοπλισμένοι με υπερφασματικούς αισθητήρες απεικόνισης. Ταυτόχρονα έχει αναδειχθεί μια νέα εποχή, το `NewSpace' στη διαστημική τεχνολογία, όπου τα κόστη εκτόξευσης μειώνονται και οι κατασκευαστές εκμεταλλεύονται νέες προσεγγίσεις για την κατασκευή μικρών δορυφόρων χρησιμοποιώντας commercial-off-the-shelf συσκευές. Ωστόσο, η αύξηση του όγκου δεδομένων από τις αυξανόμενες ταχύτητες και ανάλυση στους υπερφασματικούς αισθητήρες, ανταγωνίζεται τους περιορισμένους πόρους αποθήκευσης του δορυφόρου και το διαθέσιμο εύρος ζώνης ζεύξης, καθιστώντας τη συμπίεση των υπερφασματικών εικόνων μια κρίσιμη λειτουργία του εν-πτήση υπολογιστικού συστήματος. Σε αυτή την εργασία εκμεταλλευόμαστε τις δυνατότητες μιας COTS SRAM FPGA SoC συσκευής για τη συμπίεση των υπερφασματικών εικόνων με πολύ υψηλή ταχύτητα. Η προτεινόμενη αρχιτεκτονική συμπιέζει υπερφασματικά δεδομένα χρησιμοποιώντας τον αλγόριθμο CCSDS 123.0-B-1. Ο κύβος υπερφασματικών δεδομένων μιας εικόνας τεμαχίζεται και συμπιέζεται παράλληλα ερχόμενος από την DRAM, με χρήση ενός ελεγκτή σε λογισμικό στον ενσωματωμένο επεξεργαστή για τον έλεγχο πολλών πυρήνων επιταχυντών στο FPGA. Ο ελεγκτής σε λογισμικό ενορχηστρώνει συναλλαγές DMA μέσω των διαύλων διασύνδεσης του Συστήματος-μιας-Ψηφίδας και έχει σχεδιαστεί ώστε να μπορεί να ενσωματωθεί σε ένα σύστημα επεξεργασίας δεδομένων εν-πτήση, χρησιμοποιώντας DRAM για ενδιάμεση μνήμη για την ανταλλαγή δεδομένων με τον αισθητήρα. Σε αξιολόγηση της ταχύτητας του συστήματος στο FPGA, η υλοποίηση φτάνει τα 447.7 Msamples/s, χρησιμοποιώντας 3 πυρήνες σε μια συσκευή FPGA SoC Zynq-7020. Παρουσιάζεται επίσης μια λεπτομερής διερεύνηση του χώρου σχεδιαστικών λύσεων για την επίτευξη υψηλής ταχύτητας στο λογισμικό συστήματος, στο επίπεδο µεταφοράς καταχωρητών RTL του επιταχυντή και την αρχιτεκτονική του SoC, καθώς και την αλληλεπίδραση μεταξύ λογισμικού και υλικού.
(EL)
The increasing demand for highly detailed information on human and geophysical processes on Earth has driven rapid advances in Earth observation satellites equipped with hyperspectral imagers. At the same time the era of `NewSpace' has emerged in space developments, where launch costs are rapidly decreasing, and agile approaches are exploited in building small satellites using commercial-off-the-shelf parts. However, the explosive growth of data volume from high speed hyperspectral imagers compete with the limited onboard storage resources and downlink bandwidth available, making hyperspectral image compression a mission critical and challenging on-board payload data processing task. In this work we exploit the capabilities of a COTS SRAM FPGA SoC device to compress hyperspectral images at very high speed. The proposed architecture using the CCSDS 123.0-B-1 algorithm, compresses the input image cube as segments in parallel from a hyperspectral image framebuffer in DRAM, using a software scheduler in the embedded processor to control many FPGA accelerator cores. The scheduler orchestrates DMA transactions over the on-chip bus interconnects and is designed to be integrated into a payload data processing SoC, using DRAM memory for the frame buffer in a double buffering scheme. In benchmarking on chip, the implementation reaches 447.7 Msamples/s compression throughput, with 3 cores on a Zynq-7020 device. A detailed analysis is presented on the design space exploration performed to reach high performance, in system software, RTL and SoC architecture, as well as the interplay between software and hardware.
(EN)
Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών
